Original document

INPUT SWITCHING CIRCUIT

Patent number:

JP63142716

Publication date:

1988-06-15

Inventor:

SUGITA HAJIME; NAGASHIMA TOSHIO; MOGI MINORU

Applicant:

HITACHI LTD

Classification:

- international:

H03K17/693

- european:


Application number: JP19860287834 19861204 Priority number(s): JP19860287834 19861204

View INPADOC patent family

Report a data error here

Abstract of JP63142716

PURPOSE: To enable the switching of a high frequency signal by grounding the gate of an FET for switching, setting a drain as an output in the case of outputting, or setting a source as an input in the case of inputting, changing the source voltage on an input side so as to execute switching actions and switching on the FET for switching if an impressed voltage on a source side is low electric potential. CONSTITUTION: If a DC control voltage impressing terminal is assumed as high electric potential, and 13 is assumed as low electric potential, the FET 21 turns off and the FET 22 turns on and if the DC control voltage impressing terminal 12 is made low electric potential and 13 is made high electric potential, the FET 21 turns on and the FET 22 turns off. Thus, the switching of one input signal is executed with two elements of an FET and a resistance and the gate of the FET is grounded so as to constitute a circuit, so that the loss of high frequency is made small and an input/output isolation can be made high. The circuit is suitable for switching and integrating a large number of wide band input signals and balanced input high frequency signals.



Data supplied from the esp@cenet database - Worldwide



⑲ 日本国特許庁(JP)

⑩特許出願公開

◎ 公 開 特 許 公 報 (A) 昭63 - 142716

@Int.Cl.4

識別記号

庁内整理番号

匈公開 昭和63年(1988)6月15日

H 03 K 17/693

A-7190-5J

審査請求 未請求 発明の数 1 (全7頁)

◎発明の名称 入力切換回路

②特 頭 昭61-287834

愛出 願 昭61(1986)12月4日

砂発 明 者 杉 田 **肇** 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作 所家電研究所内

⑫発 明 者 長 嶋 敏 夫 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作 所家電研究所内

砂発 明 者 茂 木 稔 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作 所家電研究所内

⑩出 願 人 株式会社日立製作所 ⑩代 理 人 弁理士 並木 昭夫 東京都千代田区神田駿河台4丁目6番地

明 細 書

- 1. 発明の名称 入力切換回路
- 2. 特許請求の範囲
 - 1. オン状態にあるときは入力される高周波 信号を出力し、オフ状態にあるときは入力され る高周波信号を出力しない入力切換回路におい て、

ゲート側を直接接地されたFET(電界効果 形トランジスタ)を有し、該FETのソース側 またはドレイン側を入力側、ドレイン側または ソース側を出力側とし、オン、オフ切換制御電 圧は高周波信号と共に入力側に印加して前記P ETのオン、オフ状態を制御することを特徴と する入力切換回路。

2. 特許請求の範囲第1項記載の入力切換回路を出力倒を共通として並列接続し、一方の入力切換回路をオン状態にしたとき他方の入力切換回路をオン状態とするように、両入力切換回路のオン、オフ状態を互いに逆に切り換え制御

することを特徴とする入力切換回路。

- 3. 特許請求の範囲第2項記載の入力切換回路において、オン、オフ切換制御電圧は抵抗を介して印加し、該切換制御電圧を低電位にしたときにドヒアがオンし、高電位にしたときにオフとすることを特徴とする入力切換回路。
- 4. 特許請求の範囲第3項記載の入力切換回路において、2組の入力切換回路のうちを回路の入力切換回路のうちを回路の入力切換回路の入力側に増幅回路の入力側に増幅回路を付加された側のイン動作時にはその切換用FETの回回など、増幅回路をはですると共に、増幅ではない個の入力切換回路をオフ助加されるのツース側制御電圧といいのではでいいます。 高電位のかかる制御電圧を変化させる入力切換回路。 回路の利得を制御することを特徴とする入力切換回路。
- 5. 特許請求の範囲第3項記載の入力切換回路において、2組の入力切換回路のうち、いず

特開昭63-142716(2)

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は、オン状態にあるときは入力される高 周波信号を出力し、オフ状態にあるときは入力さ れる高周波信号を出力しない入力切換回路に関す るものであり、テレビ受信機におけるUHFとV HFの切換受信回路に好適に用い得る如き入力切 換回路に関するものである。

〔従来の技術〕

子1から入力される高周波信号をFET78を介してアースへ流し波嚢させて、高周波信号がスイッチ用FET21を漏れ出て出力端子75に至らないようにしている。

なお、この種のスイッチ回路を記載した文献と して例えば特開昭 5 9 - 8 0 9 7 4 号公報、特開 昭 6 0 - 1 3 7 1 0 4 号公報等を挙げることがで きる。

[発明が解決しようとする問題点]

上記従来の高周波信号入力切換回路は、すでに 述べたように、スイッチ用PET21のゲートに 電圧を加えてオンとする回路で、オフ時には入たり 力間のアイソレーション(分離)を確保するたっス に接続したりしたり、入力偶をアース に接続したりしなければならず、コンデンサ80 と、別の切換用FET78.79と制御選子13 と抵抗17を付加しており、これらの素子にない であるという問題がある。また集積化した場合、なるという問題がある。また集積化した場合の形成には大きなチップ面積を必要とするため、 従来のFBT (電界効果形トランジスタ)を用いた広帯域高周波信号の入力切換回路としての高 周波スイッチを第2図に示す。

第2図において、1は高周波信号入力端子、75は信号出力端子、21はスイッチ用FET、16.17はそれぞれ抵抗、80はコンデンサ、78.79はそれぞれFET、12.13はそれぞれ制御電圧印加端子、である。

回路動作は次の如くである。即ち、スイッチ用FBT21のゲートに抵抗16を介して制御電圧印加端子12から制御電圧を印加するか、しないかにより該FBT21のチャネル抵抗を変えてそのオン、オフ動作を制御する。オン時には入力端子1から入力された高周波信号が該FBT21を通過して出力端子75に至り、オフ時には通過しない。

オフ時には、もう一方の制御電圧印加端子13から電圧を印加してドBT78、79を導通させてスイッチ用FET21のゲートをコンデンサ80、FBT79を介して接地すると共に、入力端

多入力の切換回路を小形に集積化するには問題が あった。

本発明の目的は、一つまたは複数の入力系統の 高周波信号の切換を、高周波損失を少なく、かつ 集積化に通するよう容量不要の構成で可能とする 入力切換回路を提供することにある。

(問題点を解決するための手段)

上記目的は、高周被入力信号のオン、オフ切換用としてスイッチ用FBTを用い、そのゲートを接地してドレインを出力なら出力、ソースを入力なら入力とし、入力側のソース電圧を変えてオン、オフのスイッチング動作をさせ、ソース側印加電圧が低電位の場合にスイッチ用FBTがオンとなる構成とすることにより達成される。

(作用)

スイッチ用FETのゲートを接地し、ソースに 高周波信号と共に制御電圧を入力する構成にして、 オフ時にはFETがピンチオフ状態となるような 高電位のソース電圧を制御電圧として与え、オン 時にはFETがピンチオフとならないような低電

とする。ソース電圧を正の高電位にするとオフと

なり、負の低電圧とするとオンとなる。デアレシ

ョン型FETではソース電圧が正の低電位でもオ

入力端子1より入力された高周波信号は、ゲー

ト接地FBT21のソースに入力され、制御電圧

印加端子12より印加される直流制御電圧によっ

てFBT21のゲート、ソース間電圧が変わり、

FET21がオン時には信号がドレイン側に流れ

て端子 15に出力され、オフ時には抵抗 16に流

れ、このようにゲート接地FBTのために入出力

アイソレーションが高くとれる。入力端子3より

入力された高周波信号についても同様である。

ソとなる。

位のソース電圧を制御電圧として与えることにより高周波入力信号のオン、オフ切換を行なう。スイッチ用PBTはゲート接地のため、従来ゲートを高周波的に接地するため必要としたコンデンサなどが不要になり、高間波損失が改善されると共に、集積化した場合のチップ面積が小さくでき、オフ時のアイソレーションが良い集積化に適した入力切換回路が接点できる。

(実施例)

次に図を参照して本発明の実施例を説明する。 第1図は本発明の一実施例を示す回路図である。 同図に示した実施例は、1入力信号をオン、オフ する入力切換回路を2個、出力側を共通に並列接 続することにより構成した実施例である。

第1図において、1及び3が高周波信号入力端子、75が高周波信号出力端子、12及び13が直流制御電圧印加端子、16及び17が抵抗、21及び22が信号切換用FETで、2系統の入力信号切換を行なう。FET21及び22はゲート接地であり、入力側をソース、出力側をドレイン

使って、直流制御電圧印加端子12を高電位、 13を低電位にすると、FBT21がオフ、FB T22がオンとなり、直流制御電圧印加端子12 を低電位、13を高電位にすると、FET21が オン、FBT22がオフとなる。

このように1つの入力信号の切換をPETと抵抗の2案子で行ない、しかもそのPETをゲート

接地とする回路構成としたこにより、高周波損失が少なく、入出力アイソレーションも高くとれる。 このため、多数の広帯域入力信号や平衡入力高周 波信号の切換に用いた場合、効果があり、集積化 に適する。

第3図は本発明の別の実施例を示す回路図である。同図に示す実施例は、FETダブルバランスミクサに本発明による入力切換回路を実例した例である。

第3図において、1から4が局部発振信号入力 端子、5から8が高周波信号入嫡子でそれぞれ2 系統の平衡信号用嫡子から成っている。9及び1 0は周波数変換された平衡信号出力嫡子で、11 が電源供給嫡子である。12及び13は切換制御 信号印加嫡子で14が切換制御回路である。15 はFBTによるダブルバランスミクサ、25から 28がデプレション型FBT、29及び30がド レイン負荷抵抗である。

16から24は本発明による入力切換回路を構成する素子で、扱う入力信号が平衡信号のため、

平衡回路を構成する対称な君子にはダッシュ ' を付けている。以下説明はダッシュ ' を付した回路 については省略する。

16から19は切換制御電圧を信号入力端子に 印加するための抵抗、21から24が切換用デブレション型FETで、平衡信号入力端子1から8 とダブルバランスミクサ15の間に接続されている。20はFET25から28のゲート電圧を加えるための抵抗である。端子12及び13には片方にアース電位を、もう一方に電源電圧を加えて入力信号の切換を行なう。

例えば端子12がアース電位の場合、FET2 1及び23はゲート接地となるためソース電圧V。 が低電位となりソースとドレイン間のインピーダ ンスが小さくなるので、入力信号が通過する。同 時に端子13は電源電圧が加わりFBT22及び 24のソース電圧V。が高電位となりピンチオフ 伏態となる。この場合のソースとドレイン間イン ピーダンスは、オンのFBTに比べて十分大きい ため入力信号は通過せず、ほぼ開放となる。 次に、ダブルバランスミクサ15のゲート側の 切換回路の動作について説明する。

増子12がアース電位の場合、FBT21がオンとなり入力端子1及び2より入力された平衡信号はミクサ15のゲートに加わる。端子13は電源電圧のため、FBT22はオフとなり入力端子3及び4から入力された平衡信号は大きく減衰する。ここで、ミクサ15のゲート電圧は、抵抗20とFBT21のオン抵抗及び抵抗16により分圧された電圧となる。

次に、ダブルバランスミクサ15のソース側入力切換回路動作について説明する。 嫡子12がアース電位となった場合、FET23がオンとなり入力端子5及び6より入力された平衡信号とTを関して24により入力端子7及び8に入力された平衡信号はミクサ15に加わらない。この場合、FET23と抵抗18によって定電流波となりミクサ15を安定に動作させることができる。又、従来定電流波として動作させていたFETを信号切換用F

であるためFET36はオフであり、入力端子4 0から入力された不平衡信号はミクサ用FBTに 加わらない。制御電圧入力端子13が低電位の場合は、入力端子40から入力された不平衡信号が ミクサ用FBTのソース側に加わり、制御電圧入 力端子12が高電位のため入力端子39から入力 された不平衡信号はミクサ用FBTに加わらない。

従って、オンとなる入力切換回路が定電液源と しての動作も兼ねるため、良好なミキシングがで き回路素子の削減となる。

第5回は、平衡出力増幅器に本発明による不平 衡入力切換回路を接続した場合の実施例を示す回 路図である。

同図において、41及び42は2系統の不平衡 信号入力端子である。43は高周波接地端子、4 4が高周波接地用コンデンサである。12及び1 3が切機制御印加電圧入力端子、55及び56が スイッチ用FET、47及び48は増幅用FET、 45及び46がドレイン負荷抵抗、49のFET と51の抵抗で定電流源回路を構成している。5

BTと兼用することにより、回路素子の削減が図れ集積化に適する。

本実施例のダブルバランスミクサのソース側端 子のように、低入力インピーダンス端子の入力切 換回路に用いた場合は、制御電圧印加用抵抗の影響を少なくでき、より低損失な切換回路を構成す ることができる。

第4回は、不平衡入力信号の切換えを行なうミ クサに本発明を適用した実施例を示す回路図である。

同図において、1及び2は局部発援信号平衡入力端子、39及び40は2系統の不平衡信号入力端子である。35及び36はスイッチ用FET、37及び38は切換電圧印加用抵抗、33及び34がミクサ用FET、31及び32が負荷抵抗である。12及び13は切換電圧を印加する端子である。制御電圧入力端子12が低電位の時にFET35がオンとなり、入力端子39より入力された不平衡信号はミクサ用FET33及び34のソース側に加わる。制御電圧入力端子13は高電位

3のFETと54の抵抗は、入力切換用のFET 及び抵抗と同じ案子値とする。

ここでF E T 5 3 はゲート接地でオン状態である。例えば制御電圧入力端子 1 2 が低電位の場合、入力端子 4 1 から入力された不平衡信号はオンされたF E T 5 5 を通り P E T 4 7 のゲートへ加わる。P E T 4 7 及び 4 8 のゲート電圧は、ソース側定電流回路及びゲート側オンP E T と 抵抗が同じ動作状態にあるため等しく、P E T 4 8 のゲートにはオン状態のF E T 5 3 を介して高周波のに接地されている端子 4 3 があるため、バイアス変動のない平衡信号が出力できる。

第6図は、第3図のミクサのゲート側切換回路 の制御電圧を抵抗の代わりにインダクタンスを介 して加える実施例である。

同図において、61及び62がインダクタンス、59及び60が切換制御電圧印加端子である。ゲート個入力切換回路の他は第1図と同じためその 説明を省略する。

創御電圧印加端子 5 9.が低電位の場合、FET

2 1 がオンとなり入力端子 1 及び 2 に加えられた 平衡信号はミクサのゲート側に加わる。制御電圧 印加端子 5 9 を高電位とすると、 F B T 2 1 はオ フとなり入力信号はミクサに加わらない。端子 6 0 側についても同様である。

第6図では、ミクサのゲート電圧が自己バイアスとなる構成であり、制御電圧印加端子59又は G G に加える電圧を連続的に変化させると、スイッチ用FETの内部インピーダンスが変わり、ミクサのゲート電圧を変えることができ、切換制御と共にミクサの変換利得を変化させることが可能である。

第7図は、テレビ用チューナ装置に本発明による入力切換回路を接続した実施例を示す構成図である。

同図において 5 及び 6 は U H F 帯入力端子、 7 及び 8 は V H F 帯入力端子、 6 3 は U H F 帯発援 器、 6 4 は V H F 帯発振器、 6 5 は U H F 帯入力 増幅器、 6 6 及び 6 7 が本発明に係るゲート接地 F B T と抵抗による 2 入力切換回路、 6 8 は発援 信号のパッファ増幅器、69はダブルバランスミクサ、70及び72は中間周波数増幅器、71は 段間フィルタであり、各回路の電源については矢 印で示してある。

UHF帯で動作させる時は制御電圧入力端子12を低電位、制御電圧入力端子13を高電位にしてUHF帯発振器63とUHF帯入力増幅器65を動作させ、VHF帯で動作させる時は制御電圧入力端子12を高電位、制御電圧入力端子13を低電位としてVHF帯発振器64を動作させる。

このため、2台の発掘器63及び64は同時に発掘動作をしないので、相互干渉を起こさない。 切換によって使用しない回路については、電源電圧を低電位にするため消費電力を少なくでき、ミクサ等のシステム回路用電源端子11と切換制御電圧端子12及び13が分離しているために、電源間のアイソレーションが良い。

第8図は、第7図の入力増幅器65と切換回路66の回路例を示す回路図である。同図において、74が増幅回路、75が切換信号出力端子である。

制御電圧入力協子12が低電位で13が高電位の場合、UHF帯入力協子5及び6から入力された信号は増幅回路74により増幅されて、オン状に設め切換用FBT23に加わり、出力は3から入力は、制御電圧入力協子13が低電位で規御電圧入力協子13が低電位で規御電圧入力協子13が低電位で規御電圧入力協子13が低電位で規御電圧入力協子13が低電位で規御電圧入力協子12があると、FBT23がオフとなりUHF帯入力協子5及び6かオンとなりとは通過できないが、FBT24がオンとなりと日間のできないが、FBT24がオンとなりと日間のできないが、FBT24がオンとの入力信号が通過できないが、FBT24がオンとの入力信号がある。

ここで、F E T を オフにするための制御電圧を ある範囲で変動させても切換動作に影響しないた め、高電位の制御電圧値を一定の範囲で変えることにより、増幅回路の利得を制御できる。 更に、 低電位の制御電圧値を変えると切換動作電流が変化し、 出力倒に接続されるミクサあるいは増幅器の動作電流が変わり、利得が制御できる。

第9図は、第7図の入力増幅器65と切換回路

6 6 の部分の別の回路例を示した回路図である。 岡図において、 7 7 はゲート入力構成のPET切 換回路、 7 6 はFET23のゲート抵抗である。

類御電圧入力端子12が低電位の場合には、ゲート抵抗76に電流はほとんど流れずPBT23のゲート電圧が低電位となるのでオン状態になり、ゲートから入力された場合は通過し、制御電圧入力端子13が高電位のためPBT24はオフとなる。

制御電圧入力端子12が高電位の場合、FET23のゲート電圧が高電位となるためオフとなり、13が低電位のためFET24はオンになる。

TVチューナでミクサ等での信号減衰量が大きいUHF帯の信号を、ゲート入力構成の切換機に入力することにより、ソース入力構成の切換回路に入力するVHF帯の信号よりも利得を大きいる。この場合、UHF側入力インピーダンはゲート入力のためにソース入力に比べ高くなるが、周波数が高いことにより任入力インピーダンスになる。又、オン時の低電位の制御電圧値を変

特開昭63-142716 (6)

えると動作電流が変化するため利得を可変にする ことができる。

以上のように本発明による入力切換回路は、切換制御電圧を切換動作の他に有効に利用すること により、簡単な構成で利得制御が可能であり、集 積化に適する。

[発明の効果]

本発明によれば、本発明による入力切換回路を ミクサや増幅器の入出力信号切換端子に用いた場合、スイッチ用FBTと制御電圧印加用抵抗だけ で高周波入力信号の切換を行ない、更にオフ時に はスイッチ用FBTがゲート接地のために入出力 のアイソレーションが良く、高周波損失も少なく、 また容量も不要なので、集積化に適した切換回路 を構成できるという利点がある。

4. 図面の簡単な説明


第1図は本発明の一実施例を示す回路図、第2 図は従来の入力切換回路としての高周波スイッチ を示す回路図、第3図乃至第6図はそれぞれ本発 明の他の実施例を示す回路図、第7図は本発明の 一実施例を適用して構成したチューナの構成図、 第8図及び第9図はそれぞれ入力信号の増幅機能 を付加した場合の本発明の実施例を示す回路図、 である。

符号の説明


1.3…信号入力端子、12.13…切換制御 電圧印加端子、16.17…切換制御電圧印加抵 流、21.22…切換用ゲート接地FBT、75 …信号出力端子

代理人 弁理士 並 木 昭 夫

第1図



第 3 図



特開昭63-142716 (7)

